PAT-NO:

30, 6

JP405012895A

DOCUMENT-IDENTIFIER: JP 05012895 A

TITLE:

SEMICONDUCTOR STORAGE

PUBN-DATE:

January 22, 1993

#### INVENTOR-INFORMATION:

NAME

COUNTRY

HOTTA, YASUHIRO

#### ASSIGNEE-INFORMATION:

NAME

COUNTRY

SHARP CORP N/A

APPL-NO: JP03161859 APPL-DATE: July 2, 1991

INT-CL (IPC): G11C017/18

# ABSTRACT:

PURPOSE: To reduce the chip area and to reduce the power consumption by connecting plural data lines to the load circuits and connecting the selected one of data lines to a sense amplifier via a switch circuit.

CONSTITUTION: The memory cells 2 are provided at the crossing parts between the data lines D10-D17 and a single row selection line W1. These data lines are connected to the load circuits 6 and a sense amplifier 3. Each cell 2 consists of a MOSFET and each of transistors TR Q10-Q17 is turned on or off in accordance with the logical states set previously after the line W1 is set at a high level. Meanwhile the circuit 4 sets one of bank selection lines PO-P1 at a high level to turn on the TR QPO-QP7 and connects selectively only one of corresponding lines D10-D17 to the amplifier 3. Thus the amplifier 3 can be shared by these data lines. Then the chip area and the power consumption can be reduced.

COPYRIGHT: (C) 1993, JPO&Japio

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-12895

(43)公開日 平成5年(1993)1月22日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

G 1 1 C 17/18

9191-5L

G11C 17/00

306 A

審査請求 未請求 請求項の数1(全 7 頁)

(21)出願番号

特願平3-161859

(22)出願日

平成3年(1991)7月2日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 堀田 泰裕

大阪市阿倍野区長池町22番22号 シャープ

株式会社内


(74)代理人 弁理士 山本 秀策

# (54) 【発明の名称】 半導体記憶装置

# (57)【要約】

【構成】データ線 $D_{i0}\sim D_{i7}$ に負荷回路6を接続し、同時に選択されるデータ線 $D_{i0}\sim D_{i7}$ のうちいずれか1本のみを選択的にセンスアンプ3に接続するスイッチ回路4を設ける。

【効果】複雑な回路構成のセンスアンプ3を同時に選択されるデータ線 $D_{i0}\sim D_{i7}$ によって共有化することができるので、従来通りの高速読み出しモードを有しながら、チップ面積を縮小し、かつ、消費電力の低減を図ることができる。



1

#### 【特許請求の範囲】

【請求項1】マトリクス状に配置された多数のメモリセルに対して、1の行選択線と1の列選択線の指定により同時に複数のメモリセルを選択する半導体記憶装置であって、

メモリセルの各データ線にそれぞれ接続される負荷回路、及び同時に選択されるメモリセルのデータ線のうちいずれか1のデータ線のみを選択的にセンスアンプ回路に接続するスイッチ回路を備えている半導体記憶装置。 【発明の詳細な説明】

# [0001]

【産業上の利用分野】本発明は、高速読み出しモードを 有する半導体記憶装置に関する。

#### [0002]

【従来の技術】近年、マイクロプロセッサ等の高速化に伴い、半導体記憶装置も高速動作を行うものがますます要望されるようになって来た。そこで、通常のランダムアクセスを高速化すると共に、アクセス方法は多少制限されるがさらに高速の読み出しを可能にした高速読み出しモードを有する半導体記憶装置が開発されている(例 20 えば、B. ASHMOREらの「A 20ns 1Mb CMOSBurstMode EPROM」(198 9 IEEE InternationalSolidーState Circuit Conference))。

【0003】このような高速読み出しモードを有する従来のマスクROM (Read Only Memory)の一例を図5に示す。

【0004】このマスクROMでは、入力アドレスの上位ビットをデコードすることにより1の行選択線 $C_i$ が指定されると、データ線選択回路11の複数のトランジスタ $Q_{i0}$   $\sim Q_{in}$ がオンとなって、これに対応する複数のデータ線 $D_{i0}$   $\sim D_{in}$  が選択される。また、入力アドレスの下位ビットは、最下位の数ビットを除いたものがデコードされて、いずれか1の列選択線 $W_i$  が指定される。従って、この1の行選択線 $C_i$ と1の列選択線 $W_j$ の指定により、同時に複数のメモリセル12が選択されることになる。

【0005】ここで、各メモリセル12は、それぞれMOSFETからなる1個のトランジスタ $Q_{ij0} \sim Q_{ijn}$ に 40よって構成されている。そして、これらのトランジスタ $Q_{ij0} \sim Q_{ijn}$ は、半導体製造プロセスにおいて、論理状態の「1」を記憶する場合には閾値電圧が高電圧となり、論理状態の「0」を記憶する場合には閾値電圧が通常のエンハンスメント形と同様の電圧となるように形成されている。従って、上記の1の列選択線 $W_{ij}$ の指定によりこの列選択線 $W_{ij}$ がハイレベルになると、対応するメモリセル12のトランジスタ $Q_{ij0} \sim Q_{ijn}$ がその論理状態に応じてノーマル・オフ(「1」)又はオン(「0」)となる。

2

【0006】また、上記1の行選択線 $C_i$ の指定によりデータ線選択回路11の複数のトランジスタ $Q_{i0}$ ~ $Q_{in}$ がオンになると、列選択線 $W_j$ で選択されたメモリセル12の各トランジスタ $Q_{ij0}$ ~ $Q_{ijn}$ とセンスアンプ13とが接続される。従って、この行選択線 $C_i$ によって選択された各データ線 $D_{i0}$ ~ $D_{in}$ は、接続する各トランジスタ $Q_{ij0}$ ~ $Q_{ijn}$ の論理状態に応じて電位がそれぞれ徐々にハイレベル(「1」)又はローレベル(「0」)に遷移し、この微小電位がそれぞれのセンスアンプ13によって増幅されて確定される。

【0007】そして、通常のランダムアクセスの場合には、入力アドレスの最下位ビットに応じて1のバンク選択線 $P_0 \sim P_n$ が指定されてハイレベルとなる。すると、スイッチ回路14のいずれか1のトランジスタ $Q_{P0} \sim Q_{Pn}$ のみがオンとなり、これを介して1のデータ線 $D_{10} \sim D_{1n}$ に接続されたセンスアンプ13の出力が出力バッファ15に送り出される。従って、この通常のランダムアクセス時には、入力アドレスで指定したいずれか1のメモリセル12に記憶された論理状態だけが出力バッファ15を介して読み出すことができる。

【0008】また、上記のようにして1のデータ線Dio ~Dinを介してメモリセル12の読み出しを行った場 合、スイッチ回路14によって選択されなかった残りの データ線Dio~Din上の電位も各センスアンプ13によ って既に確定されている。そこで、この状態で他のバン ク選択線Po~Pnをハイレベルに切り替えると、データ 線Dio~Dinの電位が確定するまで待つことなく直ちに 当該メモリセル12の読み出しを行うことができる。従 って、高速読み出しモードの場合には、例えば入力アド 30 レスの最下位ビットをアドレスカウンタ等によって自動 的に生成し、各バンク選択線Po~Pnを順次ハイレベル に切り替えることにより、スイッチ回路14の各トラン ジスタQro~Qrnを順次オンにして、1の行選択線Ci によって同時に選択された複数のデータ線Di0~Dinか ら順に複数のメモリセル12の読み出しを高速で行うこ とができる。

【0009】即ち、図6に示すように、時刻tioに入力アドレスが確定したとすると、これに応じて1の行選択線Ciと1の列選択線Wjが指定されてハイレベルとなる。すると、各データ線DioへDinがそれぞれのセンスアンプ13に接続されて電位が遷移し、時刻tiiに確定する。また、このときにはバンク選択線Poが指定されてハイレベルとなっているため、出力バッファ15には、データ線Dioに接続されたセンスアンプ13の出力が送り出される。そして、この後、時刻tizにバンク選択線Piがハイレベルに切り替わると、出力バッファ15には、データ線Diiに接続されたセンスアンプ13の出力が送り出され、以降、順次バンク選択線P2~Pnがハイレベルに切り替わることにより、それぞれのデータ線Diz~Dinに接続されたセンスアンプ13の出力が出

力バッファ15に送り出される。

【0010】この結果、トランジスタQijoからなる最 初のメモリセル12からの読み出しには、通常のランダ ムアクセスの場合と同様に、データ線Dioの電位が確定 するまでの時間(t11-t10)を要することになるが、 それ以降は、同時に選択されたデータ線Dil~Dinの電 位が既に確定されているために、これらに対応するトラ ンジスタQiji~Qijnからなるメモリセル12をバンク 選択線Pi~Pnの切り替えにより直ちに読み出しするこ とができる。

## [0011]

【発明が解決しようとする課題】ところが、上記従来の 半導体記憶装置では、高速読み出しモードを設けるため に、1の行選択線Ciによって同時に選択される全ての データ線Dio~Din上にそれぞれセンスアンプ13を設 けておく必要がある。従って、読み出しの高速化のため に同時に読み出すことができるビット数が増加するほど センスアンプ13の数も増やさなければならなくなり、 チップの占有面積が大きくなると共に、消費電力も増大 することになる。

【0012】このため、従来の高速読み出しモードを有 する半導体記憶装置は、同時に読み出すビット数が増加 するほど、チップ面積が増大して消費電力も大きくなる という問題が生じていた。

【0013】本発明は、上記事情に鑑み、各データ線に 負荷回路を設けることにより、同時に選択されるデータ 線のセンスアンプを共有化して、チップ面積の縮小や消 費電力の低減化を図ることができる半導体記憶装置を提 供することを目的とするものである。

## [0014]

【課題を解決するための手段】本発明の半導体記憶装置 は、マトリクス状に配置された多数のメモリセルに対し て、1の行選択線と1の列選択線の指定により同時に複 数のメモリセルを選択する半導体記憶装置であって、メ モリセルの各データ線にそれぞれ接続される負荷回路、 及び同時に選択されるメモリセルのデータ線のうちいず れか1のデータ線のみを選択的にセンスアンプ回路に接 続するスイッチ回路を備えており、そのことにより上記 目的が達成される。

るイコライジング手段を更に備えているのが好ましい。 [0016]

【作用】上記構成により、1の行選択線と1の列選択線 の指定によって複数のメモリセルが同時に選択される と、これらのメモリセルに接続されたデータ線の電位が それぞれの負荷回路によって各メモリセルのオン/オフ 状態に応じ徐々に遷移する。そして、これらのデータ線 の電位が確定すると、各データ線がスイッチ回路によっ て選択的にセンスアンプに接続される。すると、最初の メモリセルの読み出しに関してはデータ線の電位が確定 50 トから最下位の数ビットを除いたものをデコードするこ

するまでの時間を要するが、以降同時に選択された残り のメモリセルについては、データ線の電位が既に確定し ているので、直ちにこのセンスアンプで増幅して読み出

しを行うことができるようになる。

【0017】ここで、センスアンプは、差動増幅回路等 の複雑な回路によって構成され、チップ上で広い占有面 積を要すると共に、消費電力も大きくなる。しかし、負 荷回路は、データ線ごとに例えば1個のトランジスタを 設けるだけの簡単な構成で足り、占有面積が小さく消費 10 電力も僅かで済む。従って、本発明の半導体記憶装置に よれば、簡単な負荷回路を設けるだけで、複雑な回路構 成のセンスアンプを共有化することができるので、従来 通りの高速読み出しモードを有しながら、チップ面積を 縮小し、かつ、消費電力の低減を図ることができる。

## [0018]

【実施例】本発明を実施例について以下に説明する。 【0019】図1に本発明の一実施例を示す。本実施例 のマスクROMは、図1に示すように、8本のデータ線 Dio~Di7と1本の列選択線Wjとの交差部にそれぞれ 20 メモリセル2が接続されている。これらのデータ線Dio ~Dirは、データ線選択回路1及びスイッチ回路4を介 して1のセンスアンプ3に接続されている。また、これ らのデータ線Dio~Di7は、データ線選択回路1を介し て負荷回路6にも接続されている。

【0020】各メモリセル2は、それぞれMOSFET からなる 1 個ずつのトランジスタQijo~Qij7によって 構成されている。列選択線Wiがハイレベルになると、 各メモリセル2のトランジスタQijo~Qij7が予め半導 体製造プロセスで設定された論理状態に応じてオフ

(「1」)又はオン(「0」)となる。データ線選択回 路1は、それぞれMOSFETからなるトランジスタQ i0~Qi7によって構成され、行選択線Ciがハイレベル になることにより、全てのトランジスタQio~Qi7がオ ンとなる。また、スイッチ回路4では、いずれかのバン ク選択線Po~Prがハイレベルとなることにより、それ ぞれMOSFETからなるトランジスタQpa~Qp7のう ちのいずれかがオンとなって、対応する1のデータ線D io~Di7のみを選択的にセンスアンプ3に接続する。

【0021】データ線Dio~Di7は、図示の8本を1組 【0015】上記各データ線の電位を実質的に等しくす 40 として、図示以外にも複数組が設けられている。また、 行選択線Ciとデータ線選択回路1も、これに対応して 図示のもの以外にそれぞれ複数設けられている。そし て、入力アドレスの上位ビットをデコードすることによ りいずれか1の行選択線Ciが指定されると、これに対 応するデータ線選択回路1によって1組のデータ線Dio ~Dizのみを導通させてこれを選択するようになってい る。

> 【0022】また、列選択線Wiも、図示のもの以外に 複数設けられている。そして、入力アドレスの下位ビッ

20

とによりいずれか1の列選択線Wjが指定されると、当 該列選択線Wjと各データ線Dio~Di7との各交差部に 接続されたメモリセル2のトランジスタをオン/オフさ せてこれを選択するようになっている。即ち、メモリセ ル2も、図示以外にそれぞれのデータ線Dio~Di7と列 選択線Wiの各交差部に2次元マトリクス状に多数配置 されている。

【0023】スイッチ回路4及びセンスアンプ3も、各 組のデータ線Dio~Di7毎に複数個設けられている。そ して、入力アドレスにおける下位ビットのさらに最下位 10 の数ビットをデコードすることによりいずれか1のバン ク選択線Po~Pnが指定されると、上記のようにデータ 線Dio~Di7の対応する1本のみを当該センスアンプ3 に接続することになる。

【0024】センスアンプ3は、図2に示すように、M OSFETからなる差動増幅回路によって構成されてい る。そして、スイッチ回路4によって接続されるいずれ か1のデータ線Dio~Di7を一方の入力としている。ま た、センスアンプ3の他方の入力には、図1では図示を 省略したダミーデータ線Daが接続されている。ダミー データ線Daは、列選択線Wiとの交差部にダミーセル7 を設けたセンスアンプ3の参照用の回路であり、ダミー セル7は、メモリセル2における論理状態「0」のトラ ンジスタと同じ特性のトランジスタQjaによって構成さ れている。そして、このダミーデータ線Daと各データ 線Dio~Di7とは、イコライジング回路8を介して接続 されている。イコライジング回路8は、MOSFETか らなるトランジスタQEO~QE7によって構成され、イコ ライジング信号EQUがハイレベルになるとこれらトラ ンジスタQEO~QE7がオンとなって、ダミーデータ線D 30 VL)。 aと各データ線Dio~Di7との間を導通させるようにな っている。なお、センスアンプ3は、チップイネーブル 信号CEバーがハイレベルの場合(アクティブでない場 合)には電源が遮断されるようになっている。

【0025】負荷回路6は、MOSFETからなるトラ ンジスタQLio~QLi7及びトランジスタQLaと、NOR 回路6aとによって構成されている。トランジスタQ Li0~QLi7及びトランジスタQLaは、それぞれ電源と各 データ線Dio~Di7及びダミーデータ線Daとの間に接 続され、NOR回路6aの出力がハイレベルの場合に、 これらの間を導通させる。ただし、トランジスタQ Laは、他のトランジスタQLio~QLi7に対して2倍の駆 動電流特性を有するMOSFETによって構成されてい る。NOR回路6aは、一方の入力がダミーデータ線D aに接続され、チップイネーブル信号CEバーがローレ ベル (アクティブ) の場合にのみ、ダミーデータ線 Da の論理レベルを反転して出力する。

【0026】上記構成のマスクROMの動作を図3及び 図4を用いて説明する。

【0027】図3に示すように、時刻ものに入力アドレ

スが確定すると、これに応じて1の行選択線Ciと1の 列選択線Wiが指定されてハイレベルとなる。すると、 メモリセル2とダミーセル7のトランジスタQijo~Q ij7及びトランジスタQjaがそれぞれの論理状態に応じ てオン又はオフとなり、データ線選択回路1の各トラン ジスタQio~Qi7もオンとなる。また、これと同時にイ コライジング信号EQUが一定時間Tだけハイレベルと なり、この間トランジスタQEO~QE7をオンとして、各 データ線Dio~Di7とダミーデータ線Daとの間を導通

させ、これらの電位を等しくする。

6

【0028】そして、時間Tの経過後にイコライジング 信号EQUがローレベルに戻りトランジスタQEO~QE7 がオフになると、各トランジスタQio~Qi7及びダミー データ線Daの電位がそれぞれに接続されているトラン ジスタQijo~Qij7及びトランジスタQjaのオン/オフ 状態に応じて遷移し始める。即ち、ダミーデータ線Da は、ダミーセル7が論理状態「〇」であるため、負荷回 路6のトランジスタQLaの充電電流とオン状態のトラン ジスタQjdの放電電流とが均衡する電位VREFに遷移し 確定する。また、メモリセル2の論理状態が「1」の場 合には、トランジスタQijo~Qij7がオフ状態となるた め、対応するトランジスタQLio~QLi7がオフとなる電 位 V೫ に遷移し確定する。 さらには、メモリセル2の論 理状態が「O」の場合には、対応するトランジスタQ Lio~QLi7の充電電流とオン状態のトランジスタQijo ~Qij7の放電電流とが均衡する電位VLに遷移し確定す

る。ただし、ダミーセルのトランジスタQにが2倍の駆

電位VREF、電位VLの順に高電位となる(VH>VREF>

動電流特性を有するため、これらの電位は、電位Vix、

【0029】このようにして各データ線Dio~Di7及び ダミーデータ線Daの電位が確定して時刻t1になると、 センスアンプ3がスイッチ回路4によって選択されたい ずれかのデータ線Dio~Di7とダミーデータ線Daの電 位を比較して、その結果を出力バッファ5に出力する。 【0030】この結果、通常のランダムアクセス時に は、時刻ものに入力アドレスが確定すると、これによっ て1の行選択線Ciと1の列選択線Wjが指定され、且 つ、スイッチ回路4によって1のデータ線Dig~Di7が 選択されて、時刻 t1以降に該当するメモリセル2の論 理状態を読み出すことができる。そして、次に異なるア ドレスによってアクセスした場合にも、入力アドレスの 確定から時間(t1-t0)が経過した後に該当するメモ リセル2の論理状態を読み出すことができる。

【0031】また、高速読み出しモードの場合にも、図 4に示すように、1の行選択線Ciと1の列選択線Wiに よって同時に選択できる最初のメモリセル2の読み出し に関しては、入力アドレスの確定時刻toから各データ 線Dio~Di7及びダミーデータ線Daの電位が確定する 50 時刻 ti までに上記通常のランダムアクセスの場合と同

7

じ時間( $t_1-t_0$ )を要することになる。しかし、それ 以降は、既に各データ線 $D_{10}\sim D_{17}$ の電位が確定してい るため、時間( $t_1-t_0$ )よりも十分に短い時間間隔の 時刻 $t_2$ 、時刻 $t_3$ …にハイレベルとなるバンク選択線 $P_0\sim P_7$ を切り替えるだけで、残りの7個のメモリセル2 の読み出しを高速に行うことができるようになる。

【0032】この結果、本実施例のマスクROMによれば、従来と同様の高速読み出しモードを実現するために、各データ線Dio~Di7毎にトランジスタQLio~QLi7を1個ずつ接続した負荷回路6を設けているので、多数のMOSFETからなり消費電力も大きな差動増幅器によって構成されるセンスアンプ3の設置個数を8分の1まで削減することができる。

# [0033]

【発明の効果】以上の説明から明らかなように、本発明の半導体記憶装置によれば、同時に選択される各データ線に簡単な負荷回路を設けるだけで、複雑な回路構成のセンスアンプを共有化することができるので、従来通りの高速読み出しモードを有しながら、チップ面積を縮小し、かつ、消費電力の低減を図ることができる。

【図2】

# 【図面の簡単な説明】

【図1】本発明の一実施例であるマスクROMの概略構成を示すブロック図である。

【図2】その実施例の構成をさらに詳細に示すブロック 図である。

【図3】図1の実施例に於ける、データ線の電位の遷移 状態を示すタイムチャートである。

【図4】図1の実施例に於ける、高速読み出しモードの 動作を示すタイムチャートである。


【図5】従来のマスクROMの構成を示すブロック図で10 ある。


【図6】図5のマスクROMに於ける高速読み出しモードの動作を示すタイムチャートである。


### 【符号の説明】

- 2 メモリセル
- 3 センスアンプ
- 4 スイッチ回路
- 6 負荷回路
- Ci 行選択線
- W<sub>j</sub> 列選択線
- 20 Dio~Di7 データ線

【図3】







12/4/2007, EAST Version: 2.1.0.14

